Índice:

Projeto de UART em VHDL: 5 etapas
Projeto de UART em VHDL: 5 etapas

Vídeo: Projeto de UART em VHDL: 5 etapas

Vídeo: Projeto de UART em VHDL: 5 etapas
Vídeo: VHDL #33 - Criando um relógio - Simulação 2024, Novembro
Anonim
Projeto de UART em VHDL
Projeto de UART em VHDL

UART significa Universal Asynchronous Receiver Transmitter. É o protocolo de comunicação serial mais popular e simples. Nele, você aprenderá como projetar um módulo UART em VHDL.

Etapa 1: O que é UART?

Para se comunicar com vários periféricos, os processadores ou controladores geralmente usam a comunicação UART. É uma comunicação serial simples e rápida. Como o UART é um requisito mínimo em quase todos os processadores, eles geralmente são projetados como núcleos Soft IP em VHDL ou Verilog para reutilização e facilidade de integração.

Etapa 2: Especificações

As especificações do UART projetado são fornecidas abaixo:

* Sinais UART padrão.

* Taxa de transmissão configurável de 600-115200.

* Amostragem = 8x @receiver

* Design comprovado FPGA - na placa Xilinx Artix 7.

* Testado em periféricos UART, hiperterminal com sucesso - todas as taxas de transmissão

Etapa 3: abordagem de design

  1. Estaremos projetando 3 módulos, que integraremos mais tarde para completar o UART.

    • Módulo Transmissor: Cuida das transmissões de dados seriais
    • Módulo receptor: cuida das recepções de dados seriais
    • Módulo gerador de baud: Cuida da geração do relógio de baud.
  2. O módulo gerador de Baud é configurável dinamicamente. Ele gera dois baud clocks a partir do clock principal, de acordo com a velocidade desejada. Um para transmissor, outro para receptor.
  3. O módulo receptor usa uma taxa de amostragem de 8x para minimizar a probabilidade de erro na recepção, ou seja, o baud clock do receptor é 8x o baud clock do transmissor.
  4. Sinais de controle para controlar a transmissão e recepção, bem como interromper o sinal.
  5. Interface serial UART padrão sem bit de paridade, um bit de parada e início, 8 bits de dados.
  6. Uma interface paralela para se comunicar com o host, ou seja, um processador ou controlador, que alimenta e recebe dados paralelos de e para o UART.

Etapa 4: Resultados da simulação

Resultados simulados
Resultados simulados

Etapa 5: arquivos anexados

* Módulo transmissor UART arquivo -vhd

* Módulo receptor UART - arquivo vhd

* Módulo gerador de Baud - arquivo vhd

* Módulo UART - O módulo superior principal que integra os módulos acima - arquivo vhd

* Documentação completa do UART IP Core - pdf

Para qualquer dúvida, sinta-se à vontade para entrar em contato comigo:

Mitu Raj

siga-me:

Para dúvidas, entre em contato: [email protected]

Recomendado: